

UTILIZAREA REȚELELOR NEURONALE ÎN SIMULAREA CIRCUITELOR LOGICE COMBINAȚIONALE

Conf.univ.dr. Remus Joldeș
Conf.univ.dr. Ioan Ileană

1. INTRODUCERE

Calculatorul tradițional nu mai reușește întotdeauna să facă față problemelor ce necesită calcul intensiv cum ar fi recunoașterea formelor, controlul mișcării roboților, luarea deciziilor pe baza unor cantități mari de date cu zgomot etc., astfel încât s-au abordat și alte metode de prelucrare a informațiilor, printre care prelucrarea distribuită [7].

Una dintre aceste direcții neconvenționale de prelucrare a informațiilor, care respectă multe din cerințele formulate în secțiunea precedentă, o constituie rețelele neuronale (calcul neuronal, conexiunism). În contrast cu mașina Von Neumann care execută un program scris pe baza unui algoritm, rețelele neuronale învață prin exemple. Rezultatul învățării nu este un cod ci o reprezentare distribuită a informației. Reprezentarea distribuită și calculul local caracteristic rețelelor neuronale micșorează complexitatea elementelor de calcul dar mărește volumul conexiunilor dintre ele.

În ultimul deceniu, domeniul rețelelor neuronale a cunoscut o deosebită expansiune, practic existând aplicații în toate domeniile vieții sociale. Lucrarea de față abordează o categorie de aplicații referitoare la simularea, cu ajutorul rețelelor neuronale, a unor sisteme dinamice, în cazul de față, circuite logice combinaționale (CLC).

Secțiunea 2 prezintă pe scurt noțiuni legate de CLC, iar secțiunea 3 ilustrează un exemplu de simulare, pentru decodificatorul BCD- 7 segmente.

2. CIRCUITE LOGICE COMBINAȚIONALE

Un circuit logic combinațional (CLC) se definește ca un circuit electronic cu n intrări, pe care le vom nota cu X_1, X_2, \dots, X_n , și m ieșiri, notate cu Z_1, Z_2, \dots, Z_m , pentru care ieșirile pot fi exprimate în funcție de intrări prin intermediul unui model matematic de forma:

$$Z_1 = f_1(X_1, X_2, \dots, X_n)$$

$$Z_2 = f_2(X_1, X_2, \dots, X_n)$$

$$\dots\dots\dots$$

$$Z_i = f_i(X_1, X_2, \dots, X_n)$$


$$\dots\dots\dots$$

$$Z_m = f_m(X_1, X_2, \dots, X_n)$$

Dacă notăm cu $X = \{ X_1, X_2, \dots, X_n \}$ mulțimea variabilelor de intrare și cu $Z = \{ Z_1, Z_2, \dots, Z_m \}$ mulțimea variabilelor de ieșire, atunci un circuit logic combinațional se poate simplu descrie matematic prin triplețul:

$$CLC = (X, Z, F)$$

în care F este funcția de intrare-ieșire $F : X \rightarrow Z$ este independentă de timp.



În realizarea (sinteza) unui circuit CLC se începe în general, prin clasificarea condițiilor de funcționare, în conformitate cu cerințele impuse printr-un tabel de adevăr și prin specificarea stărilor de operare și respectiv neoperare. O condiție de operare ori de neoperare se referă la starea mărimilor de ieșire Z_1, Z_2, \dots, Z_m și de intrare X_1, X_2, \dots, X_n . Astfel vectorul variabilelor de intrare poate lua valorile $\forall_1, \forall_2, \dots, \forall_n$ ori valorile $\exists_1, \exists_2, \dots, \exists_n$ care aparțin mulțimii $\{0, 1\}$.

O condiție de operare este de forma:

$$v(\forall_1, \forall_2, \dots, \forall_n) = 1$$

iar o condiție de neoperare este exprimată de relația matematică:

$$v(\forall_1, \forall_2, \dots, \forall_n) = 0.$$

Problema sintezei circuitului CLC este incompatibilă, dacă aceeași stare, apare în același timp, atât într-o condiție de operare cât și într-una de neoperare, adică:

$$v(\forall_1, \forall_2, \dots, \forall_n) = 1$$

$$v(\forall_1, \forall_2, \dots, \forall_n) = 0.$$

Dacă însă nu intervin asemenea situații, avem de-a face cu o problemă compatibilă, care poate fi determinată sau nedeterminată.

O problemă de acest tip este compatibil determinată dacă numărul condițiilor de operare și neoperare este egal cu 2^n .

Sistemul este compatibil nedeterminat, având gradul de nedeterminare r , dacă numărul condițiilor de operare notat cu q , și numărul condițiilor de nedeterminare notat cu p , respectă relația:

$$q + p < 2^n$$

și gradul de nedeterminare r se calculează cu relația:

$$r = 2^n - (q + p).$$

Cele r stări nedeterminate, pe care le notăm cu $\delta_1, \delta_2, \dots, \delta_r$, pot primi valorile mulțimii $\{0, 1\}$. Atribuirea uneia din valorile 0 sau 1 depinde, în minimizarea clasică, de realizarea minimizării sau nu. Cu cele r soluții nedeterminate se pot obține 2^r soluții care satisfac condițiile problemei.


În sinteza unui CLC intervin următoarele etape:

- enunțul problemei;
- întocmirea tabelului de adevăr;
- minimizarea funcției de adevăr plecând de la forma analitică a acesteia sau de la tabelul de adevăr care o descrie;
- minimizarea corelată a funcțiilor de comutație;
- analiza schemei și eliminarea hazardului;
- implementare hardware a funcțiilor logice cu elemente de comutație discretă.

O problemă delicată, care se ridică în cazul abordării clasice a sintezei circuitelor CLC, este faptul că nu întotdeauna se ajunge la o schemă absolut riguros optimă. Astfel, în cazul sintezei funcțiilor complexe cu număr mare de variabile de intrare (cele care au $n > 6$), cu multe ieșiri și stări nedeterminate, metodele algebrice respectiv topologice sunt foarte greu de aplicat.

3. SIMULAREA CLC CU AJUTORUL REȚELOR NEURONALE FEED-FORWARD

Lucrarea de față propune o tratare specială a acestor CLC-uri prin utilizarea rețelelor neuronale. Soluția a fost sugerată de similitudinea funcțională existentă între un CLC și o rețea neuronală cu n intrări și m ieșiri. În fapt s-a utilizat o rețea neuronală cu două straturi, primul strat



având n neuroni de intrare și al doilea m neuroni de ieșire. Pentru antrenarea rețelei neuronale se folosește setul de date de intrare și setul de ieșire dat de tabelul de adevăr:

L_1	L_2	...	L_i	...	L_n	F
0	0	...	0	...	1	F_1
0	0	...	0	...	1	F_2
...
0	0	...	1	...	1	F_i
...
1	1	...	1	...	1	F_{2n}

în care există 2^n linii, din care rezultă 2^n valori pentru funcția logică ce va descrie funcționarea circuitului combinațional.

Circuitul a cărui funcționare s-a simulat a fost un decodificator BCD-7 segmente (7446). În cursul antrenării s-a găsit o configurație optimă de forma 4:9:7. Rezultatele antrenării cu cele 16 configurații de intrare sunt ilustrate în tabelul 1. Indicele n indică ieșirea reală a rețelei.

Tabelul 1

In	a_n	a	b_n	b	c_n	c	d_n	d	e_n	e	f_n	f	g_n	g
1)	0,006	0,000	0,000	0,000	0,004	0,000	0,000	0,000	0,000	0,000	0,003	0,000	0,992	1,000
2)	0,992	1,000	0,000	0,000	0,000	0,000	0,999	1,000	0,999	1,000	0,997	1,000	0,999	1,000
3)	0,001	0,000	0,003	0,000	0,999	1,000	0,000	0,000	0,000	0,000	0,999	1,000	0,004	0,000
4)	0,003	0,000	0,002	0,000	0,994	1,000	0,000	0,000	0,998	1,000	1,000	1,000	0,001	0,000
5)	0,993	1,000	0,000	0,000	0,002	0,000	0,998	1,000	0,997	1,000	0,000	0,000	0,001	0,000
6)	0,000	0,000	0,994	1,000	0,006	0,000	0,002	0,000	0,999	1,000	0,000	0,000	0,000	0,000
7)	0,999	1,000	0,995	1,000	0,000	0,000	0,002	0,000	0,002	0,000	0,005	0,000	0,000	0,000
8)	0,007	0,000	0,008	0,000	0,001	0,000	0,995	1,000	0,996	1,000	0,995	1,000	0,995	1,000
9)	0,000	0,000	0,000	0,000	0,000	0,000	0,000	0,000	0,000	0,000	0,000	0,000	0,005	0,000
10)	0,004	0,000	0,003	0,000	0,000	0,000	0,995	1,000	0,999	1,000	0,001	0,000	0,003	0,000
11)	0,997	1,000	0,999	1,000	0,999	1,000	0,000	0,000	0,000	0,000	0,994	1,000	0,000	0,000
12)	0,995	1,000	0,999	1,000	0,004	0,000	0,001	0,000	0,997	1,000	0,999	1,000	0,000	0,000
13)	1,000	1,000	0,004	0,000	0,994	1,000	0,999	1,000	0,998	1,000	0,000	0,000	0,003	0,000
14)	0,005	0,000	0,999	1,000	0,994	1,000	0,005	0,000	0,999	1,000	0,004	0,000	0,002	0,000
15)	0,998	1,000	1,000	1,000	0,999	1,000	0,000	0,000	0,002	0,000	0,000	0,000	0,000	0,000
16)	0,994	1,000	0,992	1,000	0,998	1,000	0,996	1,000	0,997	1,000	0,999	1,000	0,995	1,000

4. CONCLUZII

În concluzie, metodologia de simulare a circuitelor combinaționale, cu ajutorul rețelelor neuronale, necesită respectarea următorilor pași:

Pasul 1. Întocmirea tabelului de adevăr care descrie evoluția circuitului combinațional ales;

Pasul 2. Alegerea unei rețele neuronale cu trei straturi care să posede n neuroni pe primul strat, $n/2$ neuroni în stratul ascuns și un neuron în stratul de ieșire, unde n este numărul variabilelor de intrare;

Pasul 3. Antrenarea rețelei neuronale folosind ca date de intrare și de ieșire fiecare linie a tabelului de adevăr;

Pasul 4. Verificarea corectei funcționări a rețelei, inclusiv a toleranței acesteia la eventualele zgomote;

Pasul 5. Implementarea hardware a rețelei care va juca rolul de circuit logic combinațional proiectat.

Bibliografie

1. G. M. Ștefan, I. V. Drăghici, T. Mureșan, E. Barbu – *Circuite integrate digitale*, Ed. Didactică și Pedagogică, București, 1983.
2. D. Dumitrescu, H. Costin – *Rețele neuronale. Teorie și aplicații*, Ed. Teora, București, 1996.
3. R. Joldeș – *Rețele neuronale. Noțiuni de bază . Implementări*, Seria Didactica, Universitatea “1 Decembrie 1918”, Alba Iulia, 1995.